Placa MCU ARM STM32

O desenvolvimento da placa de controle de produto industrial YCTECH inclui design de software de placa de controle industrial, atualização de software, design de diagrama esquemático, design de PCB, produção de PCB e processamento de PCBA localizado na costa leste da China. Nossa empresa projeta, desenvolve e fabrica placa ARM STM32 MCU. Núcleo: CPU Cortex-M3 ARM32-bit, a frequência operacional mais alta é 72MHz, 1,25DMIPS/MHz. Multiplicação de ciclo único e divisão de hardware.

Memória: Memória Flash de 32-512 KB integrada no chip. 6-64 KB de memória SRAM.

Relógio, reinicialização e gerenciamento de energia: fonte de alimentação de 2,0-3,6 V e tensão de acionamento para interface de E/S. Reinicialização ao ligar (POR), reinicialização ao desligar (PDR) e detector de tensão programável (PVD). Oscilador de cristal de 4-16MHz. Circuito oscilador RC integrado de 8MHz ajustado antes da fábrica. Circuito interno do oscilador RC de 40 kHz. PLL para clock da CPU. Cristal de 32kHz com calibração para RTC.

Baixo consumo de energia: 3 modos de baixo consumo de energia: dormir, parar, modo de espera. VBAT para alimentar o RTC e os registros de backup.

Modo de depuração: depuração serial (SWD) e interface JTAG.

DMA: controlador DMA de 12 canais. Periféricos suportados: temporizadores, ADC, DAC, SPI, IIC e UART.

Três conversores A/D de nível americano de 12 bits (16 canais): Faixa de medição A/D: 0-3,6 V. Capacidade dupla de amostragem e retenção. Um sensor de temperatura é integrado no chip.

Conversor D/A de 2 canais e 12 bits: exclusivo STM32F103xC, STM32F103xD, STM32F103xE.

Até 112 portas de E/S rápidas: dependendo do modelo, existem 26, 37, 51, 80 e 112 portas de E/S, todas as quais podem ser mapeadas para 16 vetores de interrupção externos. Todas, exceto as entradas analógicas, podem aceitar entradas de até 5V.

Até 11 temporizadores: 4 temporizadores de 16 bits, cada um com 4 IC/OC/PWM ou contadores de pulso. Dois temporizadores de controle avançado de 6 canais de 16 bits: até 6 canais podem ser usados ​​para saída PWM. 2 temporizadores de watchdog (watchdog independente e watchdog de janela). Temporizador Systick: contador regressivo de 24 bits. Dois temporizadores básicos de 16 bits são usados ​​para conduzir o DAC.

Até 13 interfaces de comunicação: 2 interfaces IIC (SMBus/PMBus). 5 interfaces USART (interface ISO7816, LIN, compatível com IrDA, controle de depuração). 3 interfaces SPI (18 Mbit/s), duas das quais são multiplexadas com IIS. Interface CAN (2.0B). Interface de velocidade total USB 2.0. interface SDIO.

Pacote ECOPACK: Os microcontroladores da série STM32F103xx adotam o pacote ECOPACK.

efeito do sistema

1. Núcleo ARM Cortex-M3 integrado com memória Flash e SRAM integrada. Comparado com dispositivos de 8/16 bits, o processador ARM Cortex-M3 RISC de 32 bits oferece maior eficiência de código. Os microcontroladores STM32F103xx possuem um núcleo ARM incorporado, portanto, são compatíveis com todas as ferramentas e software ARM.

2. Memória Flash embutida e memória RAM: Flash embutido de até 512 KB, que pode ser usado para armazenar programas e dados. Até 64 KB de SRAM incorporada podem ser lidos e gravados na velocidade do clock da CPU (sem estados de espera).

3. Memória estática variável (FSMC): FSMC é incorporado em STM32F103xC, STM32F103xD, STM32F103xE, com 4 seleções de chip e suporta quatro modos: Flash, RAM, PSRAM, NOR e NAND. 3 linhas de interrupção FSMC são conectadas ao NVIC após OR. Não há FIFO de leitura/gravação, exceto para PCCARD, os códigos são executados a partir da memória externa, o Boot não é suportado e a frequência alvo é igual a SYSCLK/2, portanto, quando o clock do sistema é de 72MHz, o acesso externo é realizado a 36MHz.

4. Nested Vectored Interrupt Controller (NVIC): It can handle 43 maskable interrupt channels (excluding 16 interrupt lines of Cortex-M3), providing 16 interrupt priorities. Tightly coupled NVIC achieves lower interrupt processing latency, directly transfers the interrupt entry vector table address to the kernel, tightly coupled NVIC kernel interface, allows interrupts to be processed in advance, handles higher priority interrupts that arrive later, and supports tail Chain, automatically saves the processor state, and the interrupt entry is automatically restored when the interrupt exits, without instruction intervention.

5. Controlador externo de interrupção/evento (EXTI): O controlador externo de interrupção/evento consiste em 19 linhas de detecção de borda para gerar solicitações de interrupção/evento. Cada linha pode ser configurada individualmente para selecionar o evento de disparo (borda de subida, borda de descida ou ambos) e pode ser mascarada individualmente. Existe um registo de pendências para manter o estado dos pedidos de interrupção. EXTI é capaz de detectar quando um pulso na linha externa é maior que o período do relógio APB2 interno. Até 112 GPIOs estão conectados a 16 linhas de interrupção externas.

6. Clock and start: It is still necessary to select the system clock when starting, but the internal 8MHz crystal oscillator is selected as the CPU clock when resetting. An external 4-16MHz clock can be selected and will be monitored for success. During this time, the controller is disabled and software interrupt management is subsequently disabled. At the same time, interrupt management of the PLL clock is fully available if required (eg in case of failure of an indirectly used crystal oscillator). Multiple pre-comparators can be used to configure the AHB frequency, including high-speed APB (PB2) and low-speed APB (APB1). The highest frequency of high-speed APB is 72MHz, and the highest frequency of low-speed APB is 36MHz.

7. Boot mode: At startup, the Boot pin is used to select one of the three Boot options: import from user Flash, import from system memory, and import from SRAM. The Boot import program is located in the system memory and is used to reprogram the Flash memory through USART1.

8. Esquema de fonte de alimentação: VDD, a faixa de tensão é 2,0 V-3,6 V, a fonte de alimentação externa é fornecida através do pino VDD, que é usado para E/S e regulador de tensão interno. VSSA e VDDA, a faixa de tensão é 2,0-3,6 V, entrada de tensão analógica externa para ADC, módulo de reinicialização, RC e PLL, dentro da faixa de VDD (ADC é limitado a 2,4 V), VSSA e VDDA devem ser conectados ao VSS de acordo e VDD. VBAT, a faixa de tensão é 1,8-3,6V, quando VDD é inválido, fornece energia para RTC, oscilador de cristal externo de 32KHz e registros de backup (realizados pela comutação de energia).

9. Gerenciamento de energia: O dispositivo possui um circuito completo de reinicialização ao ligar (POR) e reinicialização ao desligar (PDR). Este circuito é sempre eficaz para garantir que algumas operações necessárias sejam realizadas ao iniciar de 2V ou cair para 2V. Quando VDD está abaixo de um limite inferior específico VPOR/PDR, o dispositivo também pode permanecer no modo de reinicialização sem um circuito de reinicialização externo. O dispositivo possui um detector de tensão programável incorporado (PVD). O PVD é usado para detectar VDD e compará-lo com o limite VPVD. Uma interrupção é gerada quando VDD é menor que VPVD ou VDD é maior que VPVD. A rotina de serviço de interrupção pode gerar uma mensagem de aviso ou colocar o MCU em um estado seguro. PVD é ativado por software.

10. Regulagem de tensão: O regulador de tensão possui 3 modos de operação: principal (MR), baixo consumo de energia (LPR) e desligamento. O MR é usado no modo de regulação (modo de operação) no sentido tradicional, o LPR é usado no modo de parada e o desligamento é usado no modo de espera: a saída do regulador de tensão é de alta impedância, o circuito central é desligado, incluindo consumo zero (o conteúdo dos registradores e SRAM não serão perdidos).

11. Modo de baixo consumo de energia: STM32F103xx suporta 3 modos de baixo consumo de energia, de modo a alcançar o melhor equilíbrio entre baixo consumo de energia, curto tempo de inicialização e fontes de ativação disponíveis. Modo hibernação: apenas a CPU para de funcionar, todos os periféricos continuam funcionando, ativa a CPU quando ocorre uma interrupção/evento; modo stop: permite manter o conteúdo da SRAM e registra com o mínimo de consumo de energia. Os clocks na região de 1,8V são todos parados, os osciladores PLL, HSI e HSE RC são desabilitados e o regulador de tensão é colocado no modo normal ou de baixa potência. O dispositivo pode ser ativado do modo de parada por meio de uma linha de interrupção externa. A fonte de interrupção externa pode ser uma das 16 linhas de interrupção externas, saída PVD ou advertência TRC. Modo Standby: Em busca do menor consumo de energia, o regulador interno de tensão é desligado, de forma que a área de 1,8V seja desligada. Os osciladores PLL, HSI e HSE RC também são desabilitados. Depois de entrar no modo de espera, além dos registros de backup e dos circuitos de espera, o conteúdo da SRAM e dos registros também é perdido. O dispositivo sai do modo de espera quando ocorre uma reinicialização externa (pino NRST), reinicialização IWDG, borda de subida no pino WKUP ou aviso TRC. Ao entrar no modo de parada ou no modo de espera, TRC, IWDG e fontes de relógio relacionadas não serão interrompidas.